タイムテーブル【Verification Track】


 

Verification Track

10:50

11:30

Software Driven Verificationへの道


富士ゼロックス株式会社

コントローラ開発本部
コントローラプラットフォーム第五開発部
宮下 晴信 氏

ソフトウェアを使ってデザインを検証する手法をSoftware Driven Verificationと私は呼んでいます。Software Driven Verificationは、ブロック検証からシステム検証まで幅広い範囲で利用できます。本講演では、私が25年前に検証を始めてから、どのような経緯でSoftware Driven Verificationにたどり着いたのか? どのようなやり方で、どんなことをやってきたのかをご紹介致します。

 

11:40

12:00

アトレンタが提供する新しいソリューション、BugScopeとSpyGlass FPGA-Kitのご紹介


アトレンタ株式会社

リード・フィールド・アプリケーション・エンジニア
扇谷 信孝 氏


今、FPGAデザインの検証は新しいステージに移行しています。本講演では、FPGAデザインにも適用できる2つの新しいソリューションBugScopeとSpyGlass FPGA-Kitをご紹介いたします。


BugScopeでは、新手法MARSをご紹介します。階層化されたモジュールにおいて、カバレッジホール及びアサーションの観点から、上位層と下位層で矛盾するプロパティを自動で検出します。


SpyGlass FPGA-Kitでは、昨今特にFPGAデザインで問題となっているクロックドメインクロッシングに対応しています。近年のFPGAデザインの大規模化、複雑化、既存IPの再利用などが問題を引き起こす要因として考えられます。パスの数が増えることによるリスト抜けやレビューの指摘漏れは、出荷後の不具合の顕在化や、改修によるコスト増につながります。特に再現性が低く現場を混乱させる要因には、メタスタビリティやリコンバージェンスの問題が挙げられ、これに対応します。


12:10

12:50

上流と下流からの挟み撃ち検証による大規模FPGAの開発期間短縮事例


三菱電機マイコン機器ソフトウエア株式会社

第4事業部 副事業部長
石野 禎将 氏


いつでも回路変更できるFPGAは、検証が疎かになり不具合収束が長期化することがあります。一方、ASIC並みの網羅的な計算機上の検証だと、FPGAの短期開発の特長が活かせません。そこで当社は、上流ではSystemC設計検証による不具合の早期検出に、下流ではFPGA標準搭載IPを活用した実基板検証の効率化に取組みました。複数の大規模FPGAで構成される画像処理装置の開発にこれらの検証を適用し、開発期間を短縮した事例を紹介します。


13:00

13:20

性能検証へのアプローチ


ベリフィケーションテクノロジー株式会社

技術2部
部長
山口 毅 氏


性能(スペック)も品質の重要な1つです。しかし、システムの性能をファンクションのように各種ツール/手法を駆使してバグをなくす取組が少ないように思われます。私達は開発経験を通して性能検証の重要性を認識しており、私達が考える性能検証の考え方を、具体的な事例を交えて紹介いたします。これを1つのきっかけとして性能検証も、検証の中心課題として、とらえて頂きたいと考えます。


13:30

13:50

Carbon SoC Designer+ and 100% Cycle Accurate Models 100%サイクル精度モデルベースのESLツール“Carbon SoC Designer Plus”とクラウドベースモデル生成サイト“Carbon IP Exchange”


カーボン・デザイン・システムズ・ジャパン株式会社

アプリケーション・エンジニア・グループ
ディレクター
大石 敏久 氏


Carbon社SoCDesigner+は、100%サイクル精度のモデルに特化した検証環境です。SoCDesigner+にバンドルされているARM社製AMBA Designer Liteを使って、AXIバス性能解析・設計を100%サイクル精度、すなわち実シリコンと同一精度で検証が可能になります。SoCDesigner+の仮想化環境に必要なモデル(ARM社IP等)は、クラウドベースのモデルポータルサイトCarbon IP Exchangeからダウンロードして、組み込むことができます。


14:00

14:40

「Verificationトーク」

日本の産業を明るくする検証ビジネスとは
~今後の検証ビジネスの方向性を検証の匠に聞く~


<モデレータ>
DSForum実行委員
富士通セミコンダクター株式会社
古手川 博久 氏

【トーク参加者】(社名アルファベット順)
CMエンジニアリング株式会社
設計・検証サービス部
部長
斎藤 早苗 氏

東芝情報システム株式会社
LSIソリューション事業部 ソリューション第三部
主事
西沢 研人 氏

ベリフィケーションテクノロジー株式会社
技術部
取締役
久保田 恭将 氏



製品ライフサイクルの短縮化、デフレ・価格競争による開発費の圧縮という日本製品開発の厳しい状況の中、半導体の複雑度の高まりとともに検証コストは増大する一方であり、品質とコストのトレードオフに直面する場面が多々発生しています。このような状況において、実際の検証ビジネスはどのように行われているか、現状抱えている課題は何かを赤裸々に語ってもらい、これからの日本の産業の発展に寄与する検証ビジネスのあり方について考えます。


14:50

15:10

網羅的なフォーマル検証: シノプシスの最新フォーマル・ツール VC FormalとCertitudeの統合


日本シノプシス合同会社
ベリフィケーション・グループ
アプリケーション・コンサルタント
茂木 幸夫


大規模化、複雑化が進むデザイン検証の効率を向上させるために、フォーマル検証の適用は有効です。しかしフォーマル検証の品質は記述されたプロパティに完全に依存します。アサーションの不足や不完全性、制約のかけすぎは、検証の網羅性という点で問題となり、これらの検証の「抜け」をフォーマル検証で客観的に発見することは困難です。本セッションでは、シノプシスの最新フォーマル検証ツール VC FormalとCertitudeを統合し、この問題をどのように解決するかご説明します。


15:20

16:00

IP-XACTを用いたUVM検証環境の構築事例


株式会社リコー

ワーク・ソリューション開発本部
第三開発室 開発三グループ
小澤 賢一 氏


近年では上流設計を行うに当たり、設計物と各種検証環境(ソフト機能開発、RTL検証等)の共有化や環境生成の効率化が重要と考えられています。
そこで、IP-XACTを用いて検証環境のTOP生成やソフト早期開発のための仮想環境のベースを生成することで、開発効率、品質の向上を行ってきました。

本講演では、リコーにおける検証効率向上に関するこれまでの取り組みと共に、IP-XACTで構成されたシステムから、UVMベースの検証環境を自動生成した事例について紹介させていただきます。

 

16:10

16:30

IP-XACTの最新適用例:検証環境自動生成および仕様書とデザインの完全な同期の紹介


株式会社ネクストリーム

代表取締役
川原 常盛 氏


マジレムではEDA系およびドキュメント系の2種類のプラットフォームを提供しています。本セッションでは各プラットフォーム概要と、これらのプラットフォームを用いた仕様書とデザインの完全同期、および検証IPUVMを用いた検証環境の自動生成環境に関して紹介いたします。


16:40

17:20

1チップの検証品質を高めるには
‐Formal機能検証適用事例‐


ルネサス システムデザイン株式会社

第一要素技術事業部
デザインインフラストラクチャ部
技師
植西 俊哉 氏


MCU(Microcontroller)の開発では、如何に効率良く製品の品質を保証して、タイムリーに安全・安心を提供するかが重要な課題となっています。

本セッションでは、1チップMCUの機能的な品質を保証するソリューションの一つとして、網羅性・効率性に優れるFormal検証を活用した事例を紹介いたします。