|
Soft & FPGA Track |
10:50
▼
11:30 |
|
V7 TAI Logic Module プラットフォームを使ったFPGAプロトタイピング
株式会社日立製作所 情報・通信システム社
ITプラットフォーム事業本部 開発統括本部
ストレージ開発本部 ストレージ実装設計部
主任技師
瀬能 俊太郎 氏
近年、開発期間の短縮と設計品質の向上を実現するために、FPGAプロトタイピング手法を用いたHW/SW協調設計が注目されています。FPGAプロトタイピングは、開発初期段階でプロト環境を早期構築し、ハードウェアとソフトウェアの開発期間を、いかにオーバラップさせるかが課題です。
当社のASIC製品開発向けに、S2C社の V7 TAI Logic Moduleを用いて構築した、FPGAプロトタイピング環境について、ご紹介いたします。 |
|
11:40
▼
12:00 |
|
High-Performance Scalable FPGA-Based Prototyping Solution
S2Cジャパン株式会社
代表取締役
辻 智之 氏
2003年サンノゼで創業したS2C社が、お陰様で国内外の多くのお客様に御認知をいただき、この度日本法人設立の運びとなりました。 今回はお披露目という意味でも、改めてS2C社及び、高機能かつ数100Mゲート規模までの拡張性を持つFPGAプロトタイプシステムをご紹介させていただきます。 |
|
12:10
▼
12:50 |
|
実例を用いたデバッグ手法の紹介
京都マイクロコンピュータ株式会社 東京オフィス ゼネラルマネージャ 辻 邦彦 氏
デバッガメーカーで仕事をしていると、お客様から「デバッグの仕方を教えて」というリクエストがよくあります。デバッグの仕方という答えは難しいのですが、では、デバッガメーカーのエンジニアなら、どのようなデバッグをしているのか、という事であれば伝えられそうです。
実際に開発において、Linuxカーネル実装中に発生したカーネルパニックをデバッグします。バグの原因は SoCのクロック制御レジスタの設定ミスだったのですが、デバッガを使ってそのバグに辿り着く過程を再現します。
|
|
13:00
▼
13:20 |
|
HyperX - 次世代のパラレル・プロセッサ
Coherent Logix
営業部門
アプリケーション・エンジニア
平野 隆 氏
Coherent Logix社のHyperXプロセッサは、低消費電力で高パフォーマンスな次世代のパラレル・プロセッサです。独自の開発環境により短期間でのソフトウェア開発が可能であり、複数チップへのマッピングが容易な為ユーザは高いスケーラビリティを得ることが可能です。このHyperXプロセッサの最新デバイス、hx3100プロセッサを中心に、そのアーキテクチャと開発環境の概要についてご紹介します。
|
|
13:30
▼
13:50 |
|
ザイリンクスAll Programmable Abstractionのご紹介
ザイリンクス株式会社 Zynqビジネス開発マネージャー 遠山 和徳 氏
Zynq®-7000 All Programmable SoCはザイリンクスの28nmプログラマブルロジックとARM CortexTM-A9 MPCoreプロセッサを最適に統合したプラットフォームです。このセッションでは、Zynqを用いた並列処理アーキテクチャの設計効率を加速させるハードウェア レベル、ソフトウェア レベル、システム レベルのヘテロジニアス パラレル プログラミング環境へのザイリンクスの取り組みについてご紹介いたします。
|
|
14:00
▼
14:40 |
|
Zynqを利用したNoiseWiper IP検証
株式会社モルフォ
プロダクト開発部エンジニア
平本 一博 氏
フレーム内でノイズを除去する(空間ノイズ除去)NoiseWiperのHW IPを開発する上で、Zynq上で機能検証をするために行った検証環境開発についてご紹介いたします。 |
|
14:50
▼
15:10 |
|
ARM プロセッサ搭載 最新アルテラ Arria 10 SoC とソフトウェア開発者向け開発手法
日本アルテラ株式会社 マーケティング部 プロダクトマーケティング・マネージャ 小山 崇之 氏
FPGA をはじめとするプログラマブル・ロジック・デバイスは、微細化メリットを最大限に享受し、幅広い機器において採用が拡大している。
本セッションでは、アルテラのARM® 搭載アルテラSoC の最新デバイスである Arria® 10 SoC の概要と、システムレベル実装に最適な OpenCL™ 開発環境についても解説します。
|
|
15:20
▼
16:00 |
|
「Software-Testトーク」
テストを意識したハードウェア、ソフトウェア設計
<モデレータ>
DSForum実行委員
京都マイクロコンピュータ株式会社
辻 邦彦 氏
【トーク参加者】(社名アルファベット順)
イーソル株式会社
執行役員
エンベデッドプロダクツ事業部長
上倉 洋明 氏
富士ソフト株式会社
ソリューション事業本部 エンベデッド コア テクノロジー部
課長
岩井 英治 氏
株式会社メガチップス
AS事業本部 第1事業部 第1開発部
部長
有岡 真 氏
株式会社ユビキタス
取締役
研究開発本部長
間中 信一 氏
ウインドリバー株式会社
営業技術本部
シニアエンジニア
高橋 高弘 氏
近年のデバイスソフトウェア開発については、後工程のテストの工数が大きくなってきているように見受けられます。以前のように全て自前でファームウェアを開発するのではなく、オープンプラットフォームや流通するミドルウェアの導入などが影響しているかもしれません。
ソフトウェアやSoC含むハードウェアについて、テストの利便性を考慮した設計を行い、後工程テストの工数を削減できないか、パネリストの皆さんで議論します。
|
|
16:10
▼
16:30 |
|
FPGAベース・プロトタイピングのデバック手法と機能
日本シノプシス合同会社
ベリフィケーション・グループ
アプリケーション・コンサルタント
大塚 藤男
組み上げたFPGAプロトタイプの動作確認やデバックのため、FPGA内の回路動作を可視化する必要がありますが、ネットリスト・ベースでの確認やデバック・ポイントの制約により、デバック時間の増大やFPGAリソースの管理に頭を悩ませている設計者も多いのではないでしょうか。本セッションでは、シノプシスのFPGAベース・プロトタイピングおよび新製品ProtoCompilerを用いて実現する、シミュレーション・ライクなRTLソースコード・レベルでのFPGAデバッグ手法をご紹介します。 |
|
16:40
▼
17:20 |
|
ソフトウェア開発者主導型のハードウェア設計事例
株式会社リコー
ワーク・ソリューション開発本部
第三開発室 開発三グループ
守田 直也 氏
システム設計において、ソフトウェア設計の重要度が近年ますます高まっています。特に、要素開発でのアウトプットであるソフトウェアを、システム設計に適したハードウェア・ソフトウェアに展開するケースが増えています。
しかし、システム設計に展開する上で、アルゴリズムのハードウェア化後に、ソフトウェア検証を行うステップを踏むことで手戻りが発生していました。
そのような中、システムとして設計品質と生産性を高めるために、高位合成によるHW/SW協調設計および検証ができる環境が整えられてきています。
今回、この環境を用いて、要素開発されたソフトウェアをベースに、ソフトウェア開発者自身がHW/SW協調検証を行った事例を紹介させていただきます。
|
|