タイムテーブル【Design Track】


 

Design Track

10:50

11:30

SysMLを用いたMFPのSoC開発における一貫性の追求


京セラドキュメントソリューションズ株式会社
ソフト開発本部 ソフトウェア2統括技術部 第22技術部 責任者
可児 守 氏


MFPはオフィスにおけるITの広がりにより高度化が進むと同時に製品開発の間隔が短くなっています。当社では、要件を漏れなく短期間で実現する為のシステムレベルの開発手法としてSysMLの活用を進めています。特に、SoC開発にSysMLを適用する事により、一貫性を持たせた開発フローを構築しました。本発表では、システムの動的モデルを作成し、後工程となる詳細設計への連携を含めて性能設計に適用した事例を紹介します。


 
11:40

12:00

ASIC vs FPGA設計フローの違いから見える問題点を解決 ~CMEが最適な設計フローを伝授します~


CMエンジニアリング株式会社
スマートデザインプロジェクト 部長
二見 誠一 氏


ASICとFPGAの設計フローには違いがあります。 それは設計に対する潜在的な考え方の違いが未だに根強い事が考えられます。 ASIC:ASIC単体として機能を検討、実現 FPGA:システムの一部として機能を検討、実現 例えば非同期回路。社内で非同期設計手法に取組んでいる会社もいれば個人スキル任せの会社もあります。 そのようなやり方で痛い目にあっていませんか?


この講演では様々なアプローチで問題を未然に防ぎ、最適な設計フローをご紹介いたします。


 
12:10

12:50

「HLSトーク」

主要ツールベンダーが語る高位合成のススメ


<モデレータ>
DSForum実行委員
コニカミノルタ株式会社
河邊 恭 氏


【トーク参加者】(社名アルファベット順)
日本ケイデンス・デザイン・システムズ社
テクニカルフィールドオペレーション本部
スタッフAE
大嶋 和泰 氏

カリプト・デザイン・システムズ株式会社
Technical Account Manager
山本 修作 氏

日本電気株式会社
グローバルプロダクト・サービス本部 ESS事業センター シニアエキスパート
グリーンプラットフォーム研究所 主幹研究員 
若林 一敏 氏

日本シノプシス合同会社
Implementation R&D Group
Synphony C Compiler,Corporate Application Engineering
浅野 博史 氏

ザイリンクス株式会社
エンジニアリング本部
SAE マネージャー
橘川 淳一 氏



高位合成ツールの主要ベンダーに、高位合成の今と将来について議論していただきます。初めての試みなのでどんな話になるか分かりませんが、きっと面白い議論が見られると思います。ぜひツール導入、ツール活用のヒントにしてください。


 
13:00

13:20

バーチャル・プロトタイピングの効果と適用領域


日本シノプシス合同会社
ソリューション・グループ
フィールド・アプリケーション・エンジニア
安田 健太郎


バーチャル・プロトタイプを用いた仮想ハードウェア環境 Virtualizer Development Kit (VDK)の活用事例ならびに構築手順をご紹介します。近年、バーチャル・プロトタイプはソフトウェアの早期開発向けだけでなく、設計後半の検証に適用するケースが増えてきています。このセッションでは、独自SoCのハイブリッド環境構築やソフトウェア・ドリブンのハードウェア検証のユースケースについてもご紹介します。


 
13:30

13:50

ANSI-C,SystemCに対応した高位合成・検証システムCyberWorkBenchの概要と成功事例紹介


日本電気株式会社
グローバルプロダクト・サービス本部 ESS事業センター
シニアエキスパート
若林 一敏 氏


CyberWorkBenchは、”All-in-C(すべての回路をC設計、機能もタイミングもC上で検証)"をキャッチフレーズに、制御系回路、データ系回路、階層的大規模回路をすべてC言語設計・検証可能にする統合開発環境です。動作検証だけでなく、サイクル(タイミング)検証もすべてCソース上で行うことができます。また、市販の論理合成ツールやRTLシミュレーション等もCWBのGUI上ですべて操作可能です。今回はツールの概要とお客様成功事例をご紹介します。


 
14:00

14:40

超高速トランスポートシステムへの高位合成適用について


富士通関西中部ネットテック株式会社
ネットワークプロダクト事業部 デバイス開発部
中野 雅夫 氏


富士通マイクロソリューションズ株式会社
SoCソリューション統括部 ネットワークSoC開発部
黒田 真悟 氏


有線通信システムのパケット処理回路の設計において、 ケイデンス社のC-to-Silicon Compilerによる高位合成を行うことにより、 従来のRTL設計に比べて40%の設計効率化に成功しました。 今回その高位合成設計事例をご紹介します。


 
14:50

15:10

ドセア・パワーで実現する設計早期における消費電力と発熱の解析と、Power/ Thermal Awareソフトウェアの早期開発


株式会社ネクストリーム
代表取締役
川原 常盛 氏


ドセア・パワーは設計早期における消費電力と、発熱の解析を行うためのソリューションを提供している世界唯一の企業です。本セッションでは消費電力・発熱のモデリング方法と、各シナリオ作成方法およびこれらを用いた解析方法に関して事例を交えながら紹介します。


 
15:20

16:00

MATLAB/Simulinkモデルのハード/ソフトへの実装の課題


富士通九州ネットワークテクノロジーズ株式会社
技術戦略室 先端技術部
斎藤 睦巳


MATLAB/Simulinkは制御系や信号処理のモデリングに利用されています。自動車制御系ではSimulinkで記述したモデルを制御ソフトへ実装するプロセスが確立していますが、その他の分野ではモデルは有効活用されていないのが現状です。我々は、MATLAB/Simulinkのモデルを何とかしてハード/ソフトに実装しようと模索してきました。本講演ではその経緯を複数の事例を通して紹介します。


 
16:10

16:30

最先端システムLSIのレイアウト設計事例とその手法


Alchip Technologies, Limited
Japan Business Unit
Director
堀池 成一郎 氏


20nm/28nm といった最先端のシステムLSI設計においては、大規模化、高速化に加え、タイミングサインオフコーナーの増大化により、レイアウト設計の困難度とTATは増す一方です。本セッションでは、弊社のユニークなクロック設計手法、デザインフロー及びライブラリの十分な事前評価で特徴を理解することにより、配線をはじめとした多様なプロセスのばらつきを抑え、タイミング収束を容易にした設計事例をご紹介いたします。


 
16:40

17:20

「EXPEED」開発におけるシステム検証事例


株式会社ニコン
映像事業部 開発統括部 第二開発部 第二開発課
髙見 亮 氏、松本 矩尚 氏


私達はNikonのDSC向け画像処理エンジン「EXPEED」を開発しています。今回は実際の開発プロジェクトでシステム検証を行った際の視点・取り組みをお話します。

弊社の開発体制では、外部の会社の協力が欠かせません。パートナーとの役割分担の中で弊社は、製品立ち上げを想定したシステム検証を重視して取り組みました。


とくにセットメーカーとして、製品立ち上げを想定した検証で「何をしたいか」と「どのように」EDA関連ツールを活用したかを交えて紹介いたします。