ネクストリームは電気メーカ、自動車メーおよび産業の発展に貢献すべく、最新の海外製ソフトウェア・ハードウェア及びIPを販売しております。
”「Right thing, Right way, with Fun !」~正しいことを、正いやり方で、楽しく~”をコンセプトに、お客様をはじめ、関連するベンダ様とのつながりを大切にし、弊社にて販売している製品と弊社エンジニアによる知見を活かした、”シームレスで親切なサポート”を行っております。
DSF 2020ではFPGAトラックにて、下記4製品に関する講演と現地展示を行わせていただきます。
是非、ご参加ください。
C/C++で記述されたソースコードを静的・動的に解析することにより、
(1)SLX C/C++はSW開発者向けに並列化、共有メモリのプロテクト解析、
配列・構造体のアクセス解析機能を提供します。
SLX_FPGA
(2)SLX FPGAはHLSツール向けに並列化の提案だけでなく、合成不可能な記述の指摘と変更のためのヒントを与えます。また既存のC/C++コードに自動でHLSプラグマを挿入することで、作業時間の大幅な短縮を実現できます。
SLX_CC++
SmartDVはこれまでに600種類以上の検証IPおよび合成可能な検証IPを提供していますが、子会社を別途設立してデザインIP開発にも力を入れています。特に昨今引き合いの多いRISC-V,5G, 8K向けプロトコルのデザインIP拡充すると同時に、オートモーティブ向けに全ての検証IP、デザインIPに対してISO26262の認証を取得予定です。先進のアプリケーションおよびオートモーティブ向けソリューションをお探しの方は、是非本セッションにご参加ください。
SmartDV
ビジュアル化されたリント、CDC解析環境を活用することで、発見されたエラーやワーニングの個所をブロック・ダイアグラム上で確認できるだけでなく、ブロック・ダイアグラムから直接ソースコードを表示し、その場で修正できます。またスマート・エディタを使用することで、記述しながら基本的なリントおよび構文チェックを行うことができます。複雑化するFPGAでは今後リントやCDCが重要になると言われています。この機会に使いやすいBPの環境をご確認下さい。
Blue Pearl
Agnisys社はレジスタ定義に関わる技術を中核に、設計・検証の自動化ツールを提供しています。既存のIP-XACT等のデータを入力として使えるだけでなく、Word、Excelや新規開発したGUIを用いることで、IP-XACTを簡単に記述できます。IP-XACTをから各種バスIFを持つRTLやUVM、ヘッダファイル、ドキュメントも自動生成できます。シーケンス記述用のツール、UVMのリント機能を持つエディタ、シンプルなIPの自動生成ツール、検証環境やSoCのシステム構築ツール等、そのソリューションは多岐に渡ります。
Agnisys