AtrentaのSpyGlass Predictive Analyzer® は、世界の主要な半導体メーカーや民生機器メーカーのデザイン効率 を、大幅に改善しています。こうした中、この特許を持つソリューションは、今日のコンシューマエレクトロニクス製品の複雑なSoCに要求されるパフォーマンス、パワーやエリアに対して、設計初期段階での解析を可能にします。世界中で200を超える企業および数千人ものデザインエンジニアが従来のEDAツールを用いて設計する前にリスクとコストを減少させるためSpyGlassを用いて解析しています。そしてさらに、BugScope™によって検証効率も強化され、エンジニアや管理者が、複雑なSoCのシリコンへの最も速く、最もコストのかからないパスを見つけることを可能にしています。
また、ASICが低コストで高いパフォーマンスを提供する一方で、マスクとNREのコストの上昇により、生産数の少ないASICの場合、その妥当性を示すことが非常に難しくなっています。一方、FPGAは、低リスクで、迅速にマーケットに製品を投入することができ、FPGA設計には大きなNREコストは発生しません。ASIC設計が複雑であるのと同様、FPGA設計はますます複雑になっています。
SpyGlassソリューションは、世界的にRTL解析プラットフォームを提供している業界トップクラスの製品であり、ASICのEarly Design Closure®に貢献しています。今回、同様のソリューションがFPGA設計にも拡張されました。FPGAのハードIP、ソフトIPの開発、およびハンドオフチーム向けに、Atrentaはベンダーとともに、SpyGlassを活用したIP開発フローの構築に取り組んでいます。FPGA SoC設計を行うエンドユーザ向けに、Atrentaはベンダーとともに、SpyGlassソリューションによって設計できるよう各フローを構築してきました。
今回の展示はその中からRTLの論理を検証するBugScopeとFPGAの開発環境であるFPGA-Kitをご紹介いたします。 |
