9:20

9:30

Design Solution Forum 2017実行委員長挨拶     3F "チェスターハウス"

(株)リコー
木村 貞弘

9:30

10:30

基調講演     3F "チェスターハウス"

「Globalな視点から見たIoT/AI時代の開発と必要なエンジニア」

インテル(株)
事業開発・政策推進 ダイレクター
野辺 継男 氏

 

Track A
4F "ブループラム"

Track B
3F "ヘンリーハウス"

Track C
3F "チェスターハウス"

Track D
4F "ヒルトップ"

SP1
4F "セントリーズ"

SP2
4F "オリーブ"

SP3
2F "クィーンズホール"

10:40

11:20
A-1
「どうなん !? SystemC ~表も裏も全て教えます~」

京セラドキュメントソリューションズ(株)
立山 善貴 氏

B-1
「RISC-V技術と商用化シナリオ」

SHコンサルティング(株)
河崎 俊平 氏

C-1
「Raspberry Pi上でのDeep Learningモデルの高速実行技術」

Idein(株)
中村 晃一 氏

D-1
「Unityを使ったクラウドビジネス展開」

ユニティ・テクノロジーズ・ジャパン(同)
伊藤 周 氏

SP1-1
「ソフトウェア企画:Linuxシステム解析について語ろう」
SP2-1
フォーマル検証 ディスカッション

※定員に達しましたので本セッションのお申込みは締め切りました
 
11:30

11:50
A-2
「バーチャル・プロトタイピング・ソリューション: モデル開発やプロトタイプ構築とその運用」

日本シノプシス(同)
池田 孝 氏

B-2
「RISC-Vベース特定用途向けプロセッサ(ASIP)開発」

日本シノプシス(同)
井手野 雅明 氏

C-2
「全世界No.1の種類を誇る高速・高精度な検証IPと 超高速検証を実現する合成可能な検証IP(SimXL) のご紹介」

SmartDV
(株)ネクストリーム
守田 直也 氏

D-2
「LSI開発における機能安全の取り組み」

ベリフィケーションテクノロジー(株)
浜谷 敏行 氏

SP3-2

ビブリオバトル

11:30-12:40

12:00

12:40
A-3
「PoC起点のシステム開発への変革」

(株)ソシオネクスト
新妻 潤一 氏

B-3
「さわって分かる、オープンソースプロセッサ「RISC-V」の世界」

msyksphinz(ハンドルネーム) 氏

※定員に達しましたので本セッションのお申込みは締め切りました

Lunch Time Lunch Time
12:50

13:30
Lunch Time Lunch Time
C-4
「組込み向けDeep Learning フレームワークコキュートスのご紹介 C言語によるVGG16、tiny-YOLOの実装について」

(株)パソナテック
夏谷 実 氏

D-4
「画像鮮鋭化技術の適応事例と展望」

キャスレーコンサルティング(株)
西形 淳 氏

SP3-1

フリートークセッション:先輩エンジニアに色々聞いてみたい!

12:40-13:30

【インタビュアー】
コニカミノルタ(株)
河邊 恭 氏

【インタビュイー】
富士ゼロックス(株)
宮下 晴信 氏

京都マイクロコンピュータ(株)
辻 邦彦 氏

13:40

14:00
A-5
「複雑な動作モードをもつシステムの消費電力を、簡単にモデリング・解析可能な設計環境IDPAの紹介」

Intel/Docea
(株)ネクストリーム
川原 常盛 氏

B-5
「フォーマル検証で差が出るISO 26262認証!!」

日本ワンスピン・ソリューションズ(株)

C-5
「Versatile deep learning vision platform for mobile, surveillance and automotive」

CEVA
SEIICHI HORIE 氏

D-5
「reVISIONスタックで実現するコンピュータービジョン」

ザイリンクス(株)
ルーウィ ヴァレニャ 氏

14:10

14:50
A-6
「フォーマル検証適用拡大に向けたルネサスの取り組み」

ルネサスエレクトロニクス(株)
福澤 史隆 氏
酒井 皓太 氏

B-6
「Verilog HDLで記述する RISC-V 命令セットのアウトオブオーダ実行プロセッサ」

藤浪 将 氏

C-6
「2値化ディープラーニングの学習からFPGA実現までを行うGUIベース開発環境GUINNESSについて」

東京工業大学
中原 啓貴 氏

D-6
「エンジニアの設計要件としてのUX(ユーザエクスペリエンス)」

学校法人放送大学
黒須 正明 氏

SP1-2
「ハード屋&ソフト屋 ディスカッション」

※定員に達しましたので本セッションのお申込みは締め切りました
SP2-2
特別セッション :[ワークショップ] reVISIONスタックでコンピュータービジョンを体験しよう

ザイリンクス(株)
神保 直弘 氏

14:00~16:30

※定員に達しましたので本セッションのお申込みは締め切りました
 
15:00

15:20
A-7
「VC Formal新テクノロジのご紹介」

日本シノプシス(同)
杉江 誠 氏

B-7
「SystemCベースの仮想環境の効率的な適用方法」

メンター・グラフィックス・ジャパン(株)
牧野 潔 氏

C-7
「組込みビジョン機器向け低消費電力CNNベース推論エンジン」

日本シノプシス(同)
井手野 雅明 氏

D-7
「HFTおよびHPCに応用される新世代のFPGAボード」

アルデック・ジャパン(株)
宮島 健 氏

15:30

16:10
A-8
「アナログエンジニア主体のイメージセンサ開発ベンチャー企業における、オフショア型のインド企業を利用した初めてのRTL検証サービスの活用事例」

(株)ブルックマンテクノロジ
赤堀 知行 氏

B-8
「C2RTLフレームワークによるRISC-VベースSoCモデルの論理合成とシステム検証」

(一財)新システムビジョン研究開発機構 / 東京工業大学
一色 剛 氏

C-8
「アルゴリズムとハードウェアの協調設計によるディープラーニングアクセラレーション」

北海道大学
高前田 伸也 氏

※定員に達しましたので本セッションのお申込みは締め切りました
D-8
「2017年の10nmチップなど最新動向」

(株)テカナリエ
清水 洋治 氏

16:20

16:40
A-9
「進化したFPGAベース・プロトタイピング検証プラットフォームProtium S1とユニークなソリューション」

日本ケイデンス・デザイン・システムズ社
夏井 聡 氏

B-9
「差別化をするならRISC-V」

Codasip Ltd.
Roddy Urquhart 氏

C-9
「ModelBaseDesign手法を用いたFPGA開発」

日本システムウエア(株)
野口 達也 氏

D-9
「ヘテロジニアスなマルチコア向けに、並列化されたソフトウェアを自動生成可能な、並列ソフトウェア統合開発環境"SLX"の紹介」

Silexica
(株)ネクストリーム
川原 常盛 氏

16:50

17:30
A-10
「FA製品開発へのバーチャルプラットフォーム適用事例紹介」

三菱電機(株)
大橋 康裕 氏

B-10
「Pythonベースの高位合成コンパイラ:PolyphonyによるRISC-Vの実装」

(有)シンビー
鈴木 量三朗 氏

C-10
「AI技術 x 組込み技術」

キャッツ(株)
渡辺 政彦 氏

D-10
「Silexicaと高位合成を融合した新しいデザインフローの提案」

(株)リコー
登坂 亮 氏