タイムテーブル

インテルGPUのアーキテクチャ解説と最新動向

インテルは現在、GPUを使った画像処理やDeep Learningの開発に力を入れております。そこでインテルのGPUのアーキテクチャと最新動向について本セミナーで解説させていただき、インテルのGPUをセミナー参加者の方に有効に使っていただくきっかけになればと思っております。

ウィンドウを閉じる

AI を支える GPU コンピューティング最新情報

エッジデバイスからスーパーコンピューターまで、規模を問わず統一されたアーキテクチャが開発者の生産性を高めるGPUコンピューティング。昨今は機械学習領域での活用がますます広がっています。本セッションでは、最新のVolta / Turing アーキテクチャGPUの特長、特にモデルのトレーニングを高速化する混合精度演算や、高スループットの推論環境を支える最適化ランタイム等についてお伝えします。

ウィンドウを閉じる

世界唯一！ヘテロなマルチコア向けソリューション・高位合成可能なSWコードを実現するSLX FPGA

Silexicaは様々な新機能を備えたSLXの最新版ではXilinx、Vivado HLS向けに、C/C++コードの最適化と、リファクタリングのためのヒントを与える機能や、既存のC/C++コードに、HLSプラグマを自動挿入することで、設計生産性の大幅な向上を実現する機能、マルチ・プロセス/スレッド解析、共有メモリ、共有変数解析など、マルチコア環境でのSWを最適化するための多くの機能も追加されました。本講演ではこれらの新機能を紹介します。

ウィンドウを閉じる

CEVA: 電力効率と面積効率の高いエッジ推論用プロセッサIPとDeep Learning コンパイラの最新情報

さまざまなエッジAIソリューションが開発される中、CEVAでは圧倒的に豊富な採用実績を背景に、エッジ推論用ソリューションの開発を進めて参りました。本講演ではその最新世代であるNeuPro-Sの解説を行います。正確に、低い電力で、そして柔軟性を持って推論ができるプロセッサの仕組みや、そのソフトウェア開発環境、そしてシステムとしてより正確性を上げるための取り組みをご紹介いたします。

ウィンドウを閉じる

Automan: 自動運転AIクラウドを支えるオープンプラットフォーム

自動運転で用いられるAIは2Dの物体検出以外に3Dの物体検出など多岐に渡ります。また、研究が盛んな領域で、どんどん新しい手法が提案されています。そのため、新規のAIやデータ形式に適応できるようなプラガブルなAI学習クラウド基盤が必要となります。自動運転OSSである「Autoware」で利用されているAIをサポートしつつ、進化しているプラットフォームをご紹介させていただきます。

ウィンドウを閉じる

テンシリカDSP&プロセッサソリューション： マシンラーニング演算の低消費電力と高性能を両立！　

日々進歩するマシンラーニングをIoTエッジデバイスに搭載するためには、低消費電力と高性能を両立させた、ソフトウェアによる柔軟なソリューションが最も適しています。本講演では、これらの特長を兼ね備えた、ケイデンス・テンシリカDSP&プロセッサによるマシンラーニング・ソフトウェアソリューションの最新情報を、自動運転への適用事例など、画像認識、音声認識への取り組みを交えながら紹介いたします。

ウィンドウを閉じる

もう道に迷わない！AIプロジェクト実践編

少子高齢化、担い手不足が業界問わず叫ばれる課題先進国ニッポン。オプティム
が立ち上げる農業・医療・建設・小売 等の最新事例をもとに、未来のAI実用化
への期待と現実解を語る。

ウィンドウを閉じる

インテルOpenVINOを使ったDeep Learingのご紹介

現在インテルでは、インテルCPU/GPUを使ったDeep Learningを行えるOpenVINOを提供させていただいております。本セッションではこのOpenVINOの技術的な解説を行い、インテルのCPU/GPUを使ったDeep Learningの効率的な開発を行うきっかけになればと思います

ウィンドウを閉じる

Edge TPU でエッジにもたらすインテリジェンス

“IoT の活用は、単にデータを取ってクラウドで解析をするところから、その解析結果をエッジ側で利用する時代が来ています。2025 年にはこれらのデータは 100 ゼタバイトを超えると言われており、そのデータを有効に意思決定に使えるかどうかが企業に求められる課題となります。 Google Cloud では、集めたデータを高速でディープラーニングの学習に利用し、さらにエッジ側でそのモデルを高速に実行する専用 ASIC「EdgeTPU」を提供しています。本セッションでは、EdgeTPU を活用する事例を通して、これらの課題への対応方法をご紹介します。”

ウィンドウを閉じる

新製品カテゴリ ACAP デバイスの AI エンジン入門

ザイリンクスの次世代 7nm デバイス (Versal ACAP) に複数のベクトルプロセッサー（AIエンジン）が搭載される。従来の16nmデバイスより、機械学習における推論のスループットは10倍の高速化が見込まれている。本セッションで、それを可能にする AI エンジンの詳細とユースモデルを紹介する。

ウィンドウを閉じる

DNNコンパイラと専用DSLによる小型FPGAデバイスへの深層学習の適用と実装

近年、組み込み環境で深層学習を利用したいという要望が増えているが、処理速度や開発の難しさから実用化が難しいという問題がある。フィックスターズで開発中のGENESISコンパイラは訓練済みDNNモデルを読み込みHalideDSLを通して解析することで、小型のFPGAデバイスでも動作する高速な回路を自動で生成し、簡単に推論が行える環境を提供する。今回はその開発容易性と性能を実現した技術について解説する。

ウィンドウを閉じる

”システムズエンジニアリング”でこれからのものづくりに貢献　図研とVitechの知見が融合

Vitech社はモデルベースシステムズエンジニアリング（MBSE）の分野で、25年以上の実績と多くの顧客を持つｿﾌﾄｪｱとｼｽﾃﾑ工学の専門家集団です。図研はこれまでｴﾚｸﾄﾛﾆｸｽ製品設計分野で「品質」「コスト」「開発期間」の最適化を実現するソリューションを提供してきました。本講演では、Vitech社のMBSE分野での豊富な経験と知見が、当社の技術と融合した「システムズ」という新たな視野を持った革新的ソリューションをご紹介します。

ウィンドウを閉じる

エッジディープラーニングアクセラレータによる画像認識の実際

自動運転、ロボット、ドローンや各種サービスのAI技術の社会実装が進む中、カメラ・端末側で認識処理を行うエッジコンピューティングが広がりつつある。本講演では、AI動向やディープラーニングとは？という基本からエッジにおけるディープラーニング処理アクセラレーション、特に画像認識について、ハードウェア・ソフトウェアスタック実装事例をご紹介します。

ウィンドウを閉じる

コストパフォーマンスの高いリント、CDCツールを用いたクリーンなRTL設計、検証、デバッグの効率改善

昨今のRTL設計では検証の効率化を計ることが、最も重要な課題になっています。クリーンなRTLをより効率的にコーディングできるスマートエディタをはじめ、BluePearlの統合検証環境に含まれる、リント、ルールチェッカー、CDC解析を使った、RTL設計、検証、デバッグの効率アップにより、シミュレーションや論理合成の時間短縮をも可能にする、コストパフォーマンスの高い検証環境を紹介します。

ウィンドウを閉じる

RTOSと開発環境の一体化したSOLIDで、テストコストを削減

ソフトウェア開発において品質と納期を守るには、バグを「作り込まない」「早期発見」できるテストしやすい開発環境を利用するのが効果的です。
SOLIDのテスト機能の例には、ワンクリック操作でコーディング中のソースコードを静的解析、実機デバッグ中のカバレッジ結果参照などがあります。最新のLLVM/ClangコンパイラとデバッガとRTOSが密に連携動作することで、従来のデバッガには無い新しいテスト機能を次々と実現しています。

ウィンドウを閉じる

MBSE（モデルベースシステムズエンジニアリング）のすゝめ：SysMLの活用

対象とするシステムのアーキテクチャをモデルとして記述することで，システムを規定し，検証，妥当性確認を進めていくエンジニアリング活動について述べます。SysML（Systems Modeling Language）を用いて，システムの構造／振る舞い／要求／パラメトリック制約を記述することの，システムズエンジニアリング活動に対する有効性を示します。

ウィンドウを閉じる

複雑なアルゴリズムから高性能、高エネルギー効率なIPを実現する高位合成手法と考慮すべき事柄

高位合成は、複雑なアルゴリズムを効率的なハードウェア実装に置き換える最も早い方法であり、世界的に先端分野で採用が進んでいます。 このセッションでは、TensorFlowなどの機械学習フレームワーク上で開発されるDNN（Deep Neural Network）アルゴリズムから、高性能で高エネルギー効率の推論エンジンへの実装方法について、その開発手順と設計上考慮すべき事柄について説明します。

ウィンドウを閉じる

車載電子システムの開発を加速するクラウド活用によるモデルベース開発

車の高度化への要求に応えるため、車載電子システム、特に、そのソフトウエアの複雑化、大規模化が進み開発期間の長期化、開発コストの増大、品質の確保が課題となっている。モデルベース開発（MBD）の適用による車載電子システムの開発効率化が期待を集めている。ソフトウエアを含めたMBDについての取組み、クラウド内で開発者が連携し、それぞれのモデルを相互利用した開発についての取組みについて紹介する。

ウィンドウを閉じる

早期SW開発・SW駆動式検証・パワー解析。ハイブリッド・プロトタイピング・ソリューションの必要要件

日本語セッション: 設計者は常にBSP（Board Support Package）を含めたHW設計環境を待っていますが、現在の市場はその時間的猶予を許しません。近年では、バーチャル・プロトタイプを用いた早期SW開発やアーキテクチャ検討によりシフトレフトを行い、ハイブリッド・エミュレーションによりHW/SWの統合検証およびSWスタックを含めたSoC統合検証を早期実現する包括的な設計環境へと接続する手法が主流となりつつあります。ハイブリッドは柔軟である一方、異なるテクノロジが使われるため、様々なノウハウが必要となるハイブリッド環境をいかに効率よく構築するかが重要となります。実例に即してご紹介します。

ウィンドウを閉じる

更なるフロントローディングへの挑戦

市場ニーズに応える製品をタイムリーにリリースするため、開発期間の短縮が求められています。組込みSW開発にはHWが必要ですが、HW入手を待っていてはスケジュールを遵守できないため、シミュレータを用いてSWを先行開発してきました。この取組みを更に改善、FPGAとシミュレータのハイブリッド環境での先行開発により、HW入手からSW動作までの期間を1/4へと短縮。本取組みを技術的アプローチを交え紹介します。

ウィンドウを閉じる

SoC(System-on-Chip)の設計会社から見た近年の技術動向と、開発事例

システムLSI(SoC)は、テレビ、カメラを始めとして、様々な分野の技術進化を支えています。
本講演では、More Moore, More than Mooreといった変化点を踏まえ、システムLSIの設計会社から見た近年の技術動向を概観すると共に、ソシオネクストの取り組み事例を紹介いたします。

ウィンドウを閉じる

要求分析を活用したモジュール化手法（RoAD）の紹介

“昨今、期間短縮、コスト削減、多様な市場への対応などから競争がより激しくなりモジュール化に取組む企業が増えてきています。 しかしどのようにすすめればよいのか、このモジュール構成でよいのか、ソフトもモジュール化していきたいけどどうすればよいのかと悩みを抱えている企業は多いようです。今回、制御ソフトも含めた事例とともに私どものモジュール化手法（RoAD手法）を紹介します。”

ウィンドウを閉じる

PoCフェーズを終えつつあるIoTの社会実装とその先のIoEに向けた技術課題

これまでACCESSは数多くのPoC（なにができるか）を経て、IoTの社会実装（何を解決するか）を進めてきました。今後はモノだけではなく、ヒトやコト、プロセスを巻き込んだIoEへと拡がる上で、その実現に必要なエッジデバイスやプラットフォーム、データ分析への課題も存在します。エッジデバイスの企画からプラットフォームの提供を通じた実例をベースに、どのような要素技術と共に解決に至ったかをご紹介致します。

ウィンドウを閉じる

40年間エンジニアを続けるために、真剣に考える７つのこと

修士修了の25歳から65歳（若い人だと、70歳かも）の40年間、エンジニアを続けるために、何を考えるか？。３０年間を振り返って、1)、技術、2)、コミュニケーション、3)、コミュニティ、4)、時間、5)、お金、6)、お仕事、7)、ライフスタイル の7つのことについて、お話したいと思います。皆さんのエンジニア人生に少しでもお役に立てることが伝えられると、いいな、と思っております。

ウィンドウを閉じる

分散並列処理と高位合成　～小規模CNNの事例を通して～

プロセスレベルの並列分散処理を行う回路を高位合成ツールで設計する場合、回路構造を記述できるように言語拡張されたSystemCで行う場合と、ピュアなC/C++で行う場合は、表現形式や考え方が少し異なってきます。また、CNN等を並列に動作させるには多次元の学習データ等を並列に読みだすための配列の自動分割、面積を小さくするためのパイプラインのDII調整等が必要です。これらの基本的技本をご説明します。

ウィンドウを閉じる

エッジAIデバイスFPGA/ASICの検証フロー　- Veloce Hardware Emulation

クラウド型のAI処理とエッジ型AI処理には異なる顧客の要求があります。本公演ではその違いを分析しつながら、エッジAIデバイス開発をより速い時期からハードウェア・ソフトウェアの最適化をし、設計、検証のフローを早期に完了できるかをご紹介します。仮想環境によるシステム仕様の最適化、RTLによるFPGA/ASICのシミュレーション、エミュレーション、Android OSを使ったシステムバリデーションの事例を使って解説します。

ウィンドウを閉じる

5G時代のIoEにおけるUI/UX～AIエージェントの今と未来

IoTからIoE への進化において、モノとヒトの接点であるAIエージェントの重要性は過去にないほど高まっています。弊社では、ヒトとヒトのコミュニケーションにおいて最も基本的な手段である音声を用い、モノとヒトが音声で高度な対話が可能なAIエージェントの実用化とお客様への提供を業界に先駆け実現してきました。本講演では5G・IoEにより音声対話AIエージェントが遂げるであろう進化と、そこに至るまでの課題について述べます。

ウィンドウを閉じる

自動車革命を実現する第三世界プロセッサ：Ｓｍａｒｔ制御，Ｓｍａｒｔ ＡＩ＆Ｓｍａｒｔ ＩＰ

自動運転、コネクテッド、ＥＶ、シェアリングを総括した１００年に１度の自動車革命の波が押し寄せています。これらの実現には、IoTやAI、セキュリティなど広範な分野での技術革新を支えるための、高い性能と柔軟性をもつ電子基盤技術が必要です。当社では、本要望に応えるべく全く新たなアーキテクチャを持つデータフロープロセッサ（ＤＦＰ）を開発しています。本講演では、ＤＦＰのもつ能力とその応用事例をご紹介します。

ウィンドウを閉じる

IoT機器に不可欠なOSSとトラストチェーン

サイバー空間とフィジカル空間の融合により新たな価値を生み出していく社会「Society5.0」の実現には、OSSの効率的な活用とトラストチェーンの運用が不可欠です。本セミナーではサイバートラストが幅広い分野で実績を持つ組込Linux及び認証・セキュリティ技術を活用することで、IoT機器の設計から廃棄に至るすべての家庭において、データの気密性や真正性、可用性を確保したトラストサービス基盤の構築についてお話します。

ウィンドウを閉じる

産業システムのIoE化に対しての安全の担保（IEC61508への対応）について

近年、産業システムにおいても、”Internet of Everytheing（IoE）”化が要望されるようになりつつあります。膨大な数の高度な産業用ロボットを制御し、リアルタイムにコントロールするにはIoE化は欠かせない技術の一つです。また、システムの事故が与える社会的影響や損失の為、安全に対しても厳しい要求にも対応する必要があります。IoEを制御するLSIに対して、国際的な安全規格であるIEC61508の対応について説明します。

ウィンドウを閉じる

最適化問題向け計算機「CMOSアニーリングマシン」の概要とその応用

複雑化する社会課題に対してコンピューティングの観点から貢献するために，日立では最適化問題向けの計算機「CMOSアニーリングマシン」を開発し，最初のプロセッサチップを2015年のISSCCで発表しました。それ以降，計算機ハードウェアの研究開発を推進すると共に，顧客協創を通して実際の社会課題への適用を進めて来ました。本発表では計算機それ自体の概要をご説明すると共に，応用例をご紹介します。

ウィンドウを閉じる

組み込みLinux IoE機器のセキュリティ

全てのもの、ことがインターネットにつながり大変便利な時代を迎えています。しかし、その一方で、IoE機器が乗っ取られ、DDoS攻撃の踏み台とされる様な深刻な問題も発生しています。安全な社会の実現のため、IoE機器に求められるセキュリティを確保するためのソリューションをご紹介致します。

ウィンドウを閉じる

IoTとブロックチェーン

ブロックチェーンの基礎をもう一度振り返り、現在の状況を説明します。その後、IoTとブロックチェーンの組み合わせについて説明します。また弊社で開発している2nd Layer技術や、その技術を用いた実証実験についても説明します。

ウィンドウを閉じる

RISC-V プロセッサ検証はフォーマルで完璧に！

RISC-V プロセッサにとって品質は非常に大切です。その品質を担保するために、マイクロアーキテクチャ、カスタム拡張命令が機能的に正しいこと、RISC-V互換であることを確実に検証します。セキュリティを脅かす、偶然発生してしまう脆弱性についても、プロセッサコアおよびそれを含むSOCに対して見つけ出します。

ウィンドウを閉じる

CPU 研究者から見た RISC-V と，その研究・開発への利用

私は現在，主に CPU のマイクロアーキテクチャについて大学で研究を行ってい
ます．この研究のために，これまでに RISC-V に対応したサイクル・アキュレー
ト・シミュレータや，SystemVerilog による out-of-order スーパスカラ・プロ
セッサの開発を行ってきました．これらを通じて得た経験を元に，研究者からみ
た RISC-V 命令セット自体の特徴や，開発した実装の紹介，各種ツールチェイン
を用いた研究や教育の現場での RISC-V 利用の事例などについて，お話しさせて
いただく予定です．

ウィンドウを閉じる

米国EFINIX社FPGAでRISC-Vを動作させてみた

米国EFINIX社FPGAについて簡単な紹介と、そのFPGA上でRISC-Vを動作させてみました。動くまで苦労した個所や工夫した点についてお話したいと思います。

ウィンドウを閉じる

MIPS最新命令セットと商用MIPS CPUコアを無償で提供するMIPS Openのご紹介

豊富な実績を持つMIPS　CPUコアの最新命令セットをライセンススリー、ロイヤリティフリーで使用できるように公開したMIPS Openについての概要を説明します。MIPS OpenではMIPSの基本命令セットだけでなく、SIMDやMulti-thread, Virtualization等の拡張命令セットも含め公開しています。また、実際に実装されたMIPSの商用CPUコアである、microAptivUP/UCコアのRTLも公開しており、SoCやFPGAなどに実装し、自由に使用できます。

ウィンドウを閉じる

Codasip Studioを使ったRISC-Vプロセッサ　カスタマイゼーションの紹介

For the last few years RISC-V has been attracting SoC designers for their processor needs. It is an open ISA that allows engineers to extend ISA for their specific needs. But there was no RISC-V processor design tool available for that purpose. Codasip is a champion on processor design tool for many years. We now have RISC-V processor portfolio, too. In this talk we will introduce our RISC-V IP and our technology to enable RISC-V customization.

ウィンドウを閉じる

ASIP Designerを用いたRISC-VベースプロセッサにおけるSHA256高速化手法のご紹介

ASIP Designerは、お客様のアプリケーションに特化したプロセッサを自動生成できるプロセッサ設計ツールです。定義したプロセッサ・モデルから、そのモデルに対応する命令セットシミュレータ、C/C++コンパイラ、デバッガおよびRTLコードを自動的に生成します。開発負荷の高いSW環境も生成できるため、プロセッサ開発を大幅に効率化することができます。本セッションではASIP Designerを用いたRISC-VベースプロセッサにおけるSHA256の高速化手法について、専用命令の追加や並列化などの具体的な事例を交えてご紹介します。

ウィンドウを閉じる

RISC-V 過去、現在、未来：　RISC-V推進組織と推進の現状

オープンインタフェースはシステム開発に非常に有効な手法である。命令セットをオープンにするRISC-Vは大きなヒットとなった。誕生の背景にも触れ、現在のグローバルな市場の中での位置付け、全世界的に腕に覚えのある技術者が作った数知れないオープンソースRISC-Vハードウエア実装も出現。RISC-Vの利点、RISC-V Foundationのガバナンス、会員企業メンバ数の成長、企業メンバのカテゴリ、ミートアップ、Linux Foundationとのパートナーシップ、活動分野のフォーカス、ワーキンググループ、セキュリティ、ベクトル命令等にも言及する。

ウィンドウを閉じる

世界No.1の種類！高速･高精度な検証IP/設計IPとRISC-Ⅴ検証サービス&新機能の紹介

SmartDVは、全世界No.1の種類を誇る高速・高精度な検証ＩＰと超高速検証を実現する合成可能な検証ＩＰ(SimXL)を開発・販売している検証IP専業メーカーです。 日本でも年々ユーザが増加しており、検証サービス、新規プロトコル対応、合成可能な検証IPの事例に加え、新規機能であるSmartDV独自のプロトコルデバッガー「Smart ViP Debug™」と、近年注目されているRISC-Ⅴ向け検証サービスのご紹介をします。

ウィンドウを閉じる

サイドチャネル攻撃のデモ実演

前セッションにおいて解説したサイドチャネル攻撃のデモをご覧頂きます。　サイドチャネル評価用FPGAボード、携帯電話端末をToEとして、電力及び電磁界の、SPA(単純電力解析）・DPA（差分電力解析）のデモを実施致します。

ウィンドウを閉じる