Track C

投稿日時: 投稿者:
Track C
3F “チェスターハウス”
10:40

11:20

C-1

「Raspberry Pi上でのDeep Learningモデルの高速実行技術」

Idein(株)
中村 晃一 氏

安価なSoCでも、搭載されているGPUを活用する事によって規模の大きなDeep Neural Networkによる推論を、用途によっては十分実用的な速度で実行出来ます。例えば2014年の大規模画像認識コンテスト優勝モデルであるGoogLeNetは約1.5G回のMAC演算を必要としますが、量子化等の近似を行う事無くRaspberry Pi 3で3FPS以上を達成する事が出来ます。本講演では弊社のDeep Learning高速化の取り組みについて Raspberry Piを題材として技術的な解説をします。

11:30

11:50

C-2

「全世界No.1の種類を誇る高速・高精度な検証IPと 超高速検証を実現する合成可能な検証IP(SimXL) のご紹介」

SmartDV
(株)ネクストリーム
守田 直也 氏

SmartDVは最も広範囲な検証IPを開発・販売している検証IP専業メーカです。SmartDVは高速、高精度な検証IPだけでなく、エミュレータやFPGA上で動作可能な合成な検証IP(SimXL)もリリースしています。当日はFPGAボードを用いたデモを交えながら先進の検証IPおよびSimXLを紹介します。

12:00

12:40
Lunch Time
12:50

13:30

C-4

「組込み向けDeep Learning フレームワークコキュートスのご紹介 C言語によるVGG16、tiny-YOLOの実装について」

(株)パソナテック
西日本支社
コキュートス・プロダクトマネージャ
夏谷 実 氏

昨今、エッジでのDeep Learningの利用が注目されています。パソナテックでは組込み向けフレームワーク コキュートスを開発しております。コキュートスを使用することで、メモリ管理やファイルシステムが存在しない環境でもDeep Learningを動作させることができます。C言語によるDeep Learningの実装例をVGG16やTiny-YOLOを例に説明いたします。

13:40

14:00

C-5

「Versatile deep learning vision platform for mobile, surveillance and automotive」

CEVA
FAE Manager
SEIICHI HORIE 氏

Computer vision, deep learning and AI have become indispensable technologies in everyday consumer products. Dual-camera smartphones, smart-home sensors, and ADAS solutions have come to rely on low-power vision processing for computational photography, object recognition, and autonomous vehicles. CEVA’s vision platform includes HW IP and deep learning SW framework and libraries to help designers efficiently bring their algorithms into embedded products. This presentation will address the implementation of embedded neural-networks and computational photography algorithms using CEVA’s vision platform, including examples from recent consumer products.

14:10

14:50

C-6

「2値化ディープラーニングの学習からFPGA実現までを行うGUIベース開発環境GUINNESSについて」

東京工業大学
工学院情報通信系
准教授
中原 啓貴 氏

近年、組込みデバイスにもディープラーニングを取り込む動きが活発になってきています。特にFPGAはその書き換え可能性を活かすことで、アルゴリズムの進化に対応しつつ、低消費電力かつ高性能なディープラーニングを実現できるデバイスとして注目を集めています。しかし、アルゴリズム・GPU・数学的な背景を駆使して学習を行い、かつ、組込み機器を熟知してソフト・ハードを連携した推論を実装する技術が必要でした。講演者らの研究グループではディープラーニングの学習・推論を同時に開発できるGUINNESSを開発しました。Chainerをベースとした2値化ディープニューラルネットワークの学習が可能であり、FPGAに特化した推論用回路をXilinx社SDSoCを用いて自動合成可能です。GUINNESSはGUIベースの開発環境なので、Python, C++, HDL等の言語記述は必要なく、ニューラルネットワークの設計に注力でき、アルゴリズムや機械学習のユーザでもFPGA実装が可能となります。

15:00

15:20

C-7

「組込みビジョン機器向け低消費電力CNNベース推論エンジン」

日本シノプシス(同)
ソリューション・グループ
プロセッサ・ソリューション担当
井手野 雅明 氏

組込み機器における画像認識機能の実現は処理性能はもとより、シリコンコストならびに消費電力が重要な要素となります。組込みビジョン向けの畳み込みニューラルネットワーク(CNN)IPのEV6x+CNNは画像認識処理に十分な性能を保ちつつ、SoCに搭載可能な消費電力を実現しています。本セッションではEV6x+CNNの概要とその応用事例などについてご紹介します。

15:30

16:10

C-8

「アルゴリズムとハードウェアの協調設計によるディープラーニングアクセラレーション」

北海道大学
大学院情報科学研究科
准教授
高前田 伸也 氏

ディープラーニングは様々な知識処理において欠かすことのできない技術です。本講演では高い性能と電力効率、そして認識精度を達成するディープラーニングアクセラレータを実現するための、アルゴリズムとハードウェアの協調設計に関する取り組みを紹介します。決められたアルゴリズムを単純にハードウェア化するのではなく、全体最適化を目指して両者を共に設計することで、単独の最適化では達成できない高効率なシステムを実現する。

16:20

16:40

C-9

「ModelBaseDesign手法を用いたFPGA開発」

日本システムウエア(株)
プロダクトソリューション事業本部
デバイスソリューション事業部
野口 達也 氏

(1)要求仕様から理想モデルを作成し、 論理サイズの見積もりを実施。
(2)理想モデルからFPGAに収まるよう、 ビット長などを見直し、実装モデルを作成。
(3)シミュレーションを用いて、理想モデルと実装モデルの精度差を比較。
(4)リソースシェアリングなども考慮し、(2)(3)を繰り返して要求仕様と実装モデルの精度から最適解を求める。
(5)実機評価(ラピッドプロトタイピング)による確認。
(6)FPGA開発業務における後詰め作業の軽減、作業効率化などの効果をまとめる。

16:50

17:30

C-10

「AI技術 x 組込み技術」

キャッツ(株)
代表取締役社長
渡辺 政彦 氏

これから自動車分野、工場・農業分野、医療・介護分野などの組込みシステムはインテリジェント化します。このため、AI技術が組込みには必須の技術になります。そこで、本講演ではAIをデータ駆動型AIと理論知識型AIに分類して解説することで、AIの特徴を明確に理解できるようにします。そして、最新の理論知識型AIの動向と事例を紹介しながら、理論知識型AIを組込み機器へすぐにでも適用できるように、具体的に分かりやすく解説します。