スポンサー展示情報

投稿日時: 投稿者:

アウステンパー・デザイン・システムズ社

自動車関連製品を中心に、ISO 26262やIEC 62380といった機能安全の国際標準規格への準拠が求められるICや電子部品を開発するケースが増加しています。この程、機能安全規格への準拠の開発作業を支援するEDAツールセットを米Austemper Design Systems社が開発し、今年のDAC2017にて発表しました。同社のツールセットは、Safety Analysis(製品名:SafetyScope)、Safety Synthesis(製品名:Annealer & RadioScope)、Safety Verification(製品名:KaleidoScope)の3つからなり、SoCやASIC開発において、機能安全規格へ準拠するための適格要件・機能の系統的解析、冗長化設計によるハードウェアの適格要件への適合性の向上、故障注入による検証を通して、要求される安全性要求レベルASIL-C/Dレベルなどへの適合を可能にします。このツールセットにより、ISO 26262やIEC 62380への準拠が求められる半導体の開発が年に1回や数年に1回程度の企業や部署でも、そのためだけに機能安全の専門家を抱える必要もなく、また社外にあるサードパーティーの専門家に相談する必要もなく、専門家がいない開発現場でも容易に機能安全規格への準拠作業を進めることができます。


アバントテクノロジー(株)

Avant is a professional EDA tool & Silicon IP distributor in Asia. We distributes InsightEDA’s Netlist Validation tool “Insight Analyzer”. It provides coverage beyond the traditional flow of simulation / LVS / DRC. Using powerful heuristics-based circuit analysis techniques in addition to topological checks, the Analyzer performs comprehensive Electrical Rule Checking (ERC) with pinpoint accuracy. Avant also distributes NEC “CyberWorkBench”, C-based High Level Synthesis tool, which feeds C/C++/SystemC/extended C(Cyber-C), and generates Verilog or VHDL optimized for ASIC or FPGA. The advantages are excellent QoR, C-source code timing debugging, wide application areas, including control-intensive and data dominant circuits. In addition, we offer ESL Virtual Platform Technology tool with automatic Hardware & Software Partition feature, 32 bit CPU Processor IP, Crypto IP, Ultra-High Throughput JPEG & H.264 Compression IP, LCD Controller IP, Bluetooth Verification IP and FEC IP cores.


アルデック・ジャパン(株)

ASIC/FPGAデザイン向けHDL混合言語シミュレーションとハードウェア・アシステッド・ベリフィケーションのパイオニアであるアルデックは、統合デザイン開発検証環境、同一ボードでのエミュレーション/アクセラレーション/プロトタイピング検証環境、要求ライフサイクル管理環境等を紹介します。

・HESボード/HES-DVM  Virtex UltraScaleとZinq-7000を搭載した最新ボードHES-US-440を含む、各種プロトタイピング・ソリューション
・Riviera-PRO  UVMなどの次世代の検証を可能にする高速検証プラットフォーム
・Active-HDL  デザイン作成、管理およびシミュレーション環境を統合した設計検証環境
・ALINT-PRO  Windows/Linuxマシン対応、STARCルールおよびCDCチェックが可能なリントツール
・Spec-TRACER  設計仕様からHDLコード、およびシミュレーション結果までを管理可能な要求ライフサイクル管理ツール
・RTAX/RTSX  Microsemi放射線耐性デバイスRTAX/RTSXプロトタイピング
・DO-254 CTS  DO-254 FPGAレベルのイン・ターゲット・テスティング環境
・TySOMボード  Zynq-7000シリーズを搭載した組込みデザイン向けボードシリーズ


Intel / Docea

静的消費電力解析:Intel Docea Power Analytic(IDPA)
IDPAはサーバ・クライアント型の開発環境です。ユーザはブラウザからサーバにアクセスし、サーバ上のデータベースにパワーモデルを蓄積します。

IPおよびシステムのモデリング方法が統一されているため、数時間のトレーニングでモデリング手法を習得可能だけでなく、過去に作成されたモデルを容易に再利用できます。各種モード、モード毎の電圧や周波数を上位レイヤから下位レイヤに自動伝搬できるため、エクセル等を用いた消費電力計算の際に頻発している計算式のリンクミスを無くすことが可能です。

さまざまな解析画面もサポートされており、各モードにおけるトータル消費電力だけでなく、最も電力を消費しているブロックの特定等が容易に行えます。

特長 
• 階層的なパワーモデリングをサポートしているため、実製品と同じ階層を持つモデリングが可能
• モデルは全てデータベースに登録されるため、再利用性が格段に向上
• 各モデルに対してR/W権限、承認等データシェアの各権限を定義可
• 予め用意されている各種解析ビュー
• 変更履歴を全て確認できるだけでなく、過去の状態を復元可


Australian Semiconductor Technology Company(株)

組み込みソフトウェア開発を支援する統合されたESL設計及び検証環境を大幅にバージョンアップ! 業界一のコストパフォーマンスと完全なESL設計ソリューションを提供します。

VLAB 2.3 組み込みソフトウェア開発を支援する統合されたESL設計及び検証環境を大幅にバージョンアップ! SystemC2.3及びTLM2.0準拠の超高速シミュレータ、仮想プラットフォーム開発ツール、シミュレーション結果を検証解析するツールで構成されます。同時に提供するモデルは、周辺IPモデル、高速なCPUモデルなど。これらのモデルで、車載ECUやモバイル機器等のシステムレベルのプラットフォームを構築できます。 ソフトウェア・カバレッジ(MC/DC)機能を追加し、ソフトウェア品質向上を支援します。

GENESIS 6: SystemC2.3及びTLM2.0準拠したIPブロックおよびサブシステムのモデルを作成するための統合フレームワークであるGENESIS 6は、VLABに完全に統合されました。さらに、Processor Modelling Studioを用いてapproximately timed (AT)のタイミング精度を有するマルチコア超高速 ISSの作成が可能となります。


京都マイクロコンピュータ(株)

1.SoCバス負荷計測ツール
ASICやFPGAなどSoCの大規模化/複雑化に伴い、ハードウェア及びソフトウェアを含むシステムの
性能の検証の効率化が課題となっています。この課題を解決するために当社ではCPUのデバッグ用
JTAGを利用して、SoC内のDDRの帯域や各IPの負荷などバス帯荷計測や
ARMコアのCPUコアのキャッシュヒット率などをリアルタイムの計測し、
分かりやすくグラフ化するツールを提供しています。

2.VisualStatdio®ベースの組み込み統合開発環境「SOLID」
OSはITRON 仕様のTOPPERS/ASP3 カーネルを基盤とし、
独自にメモリ管理機能やローディング機能の対応を強化したRTOSです。
IDEは、VisualStudio®をベースに開発した統合開発環境で、実績が豊富な
当社製 GCC コンパイラ(exeGCC)の他、新規に LLVM/Clangコンパイラが含まれます。
SOLI-OS にデバッグ支援用として強化したランタイムとSOLID-IDE に含まれるClnag
コンパイラの持つ充実した解析機能を連携させることにより、メモリバグ検出機能や
スタック破壊などの実行時エラー自動検出機能を実現。またインテリセンス機能を備えたエディタ、
オンライン・コンパイラやソースコードの静的解析機能が開発を支援いたします。


コーダシップ社

今、注目のASIP(Application Specific Instruction-set Processor)!! IoT、スマートセンサなどに求められるローパワー、特定処理の性能、市場に応じた随時変更、新しい規格のサポート。従来からの機能の固定されるロジック回路に対し、製品化された後も柔軟な拡張性を持ち続けるASIPは次世代SOCの鍵です。

Codasip社の開発環境Codasip Studioではターゲットアプリケーションに最適なASIPとそのアプリケーション開発環境を提供致します。

◆ハードウェアとソフトウェア環境を1つの言語から自動生成
高位記述言語CodALによる作成モデルからプロセッサのハードウェア(RTL)とそのソフトウェア環境を自動生成

◆まずアーキテクチャモデリングからバーチャルプラットフォーム作成
CodALでアーキテクチャー探索、最適なモデル(IAモデル)を検討。このIAモデルからバーチャルプラットフォームを含むソフト開発環境(LLVM、QEMUなど)を生成することにより即座にアプリケーションの開発、デバッグを開始

◆アーキテクチャモデルから複数のハードウェアを作成可能
最適な1つのアーキテクチャモデルからターゲットの仕様に対応する、複数の実装モデル(CAモデル)を作成


ザイリンクス(株)


CEVA

CEVA is the leading licensor of signal processing IP for a smarter, connected world, collaborating with semiconductor companies and OEMs worldwide and creating power-efficient, intelligent and connected devices for a range of end markets, including mobile, consumer, automotive, industrial and IoT. CEVA’s ultra-low-power IP for vision, audio, communications and connectivity includes DSP-based platforms for LTE to 5G baseband processing in handsets, infrastructure and machine-to-machine devices, advanced imaging, computer vision and deep learning for any camera-enabled device, audio/voice/speech and always-on & sensing applications. CEVA also offers the industry’s widely adopted IP for Bluetooth (low energy & dual mode), Wi-Fi (802.11 a/b/g/n/ac up to 4×4) and serial storage.


Silexica Software Solutions GmbH

複雑なマルチコア向けプログラミングを自動化するために、Silexicaは並列ソフトウェア開発ツール”SLX”を提供しています。SLXは入力されたシーケンシャルなC, C++コードを静的・動的に解析し、並列可能な個所を探索するだけでなく、静的解析だけでは予測不可能な「並列化した場合の速度向上」を自動予測します。
抽象度の高いハードウェア・プラットフォーム情報をもとに、コア毎の各プロセスの処理時間と通信パターンを分析し、ヘテロジニアスなコアに各プロセスをマッピングし、インターコネクト、共有メモリ、DMAC等アーキテクチャ情報に登録されている通信経路の中で最適な通信方法を自動的に選択します。
最後に分割結果を基に、ターゲット・コンパイラで即コンパイル可能な各コア向けのソースコードを自動生成します。

特長 
• ANSI C, C++14をフルサポート
• タスクレベル、データレベル、パイプラインの3種類の並列化候補を探索
• 並列化を実行した場合の速度向上効果を定量的に算出
• ISS等を使用せず、各コア上での各タスクの処理時間を高速・高精度に自動算出
• 処理時間や通信経路に対する制約を与えることで、所望のマッピングを自動生成可能


(財)新システムビジョン研究開発機構(NSV)

C++記述からシステムレベルのRTLモデル自動生成を可能とするC2RTLフレームワークを活用したRISC-VベースのフルSoCモデリング手法とRTL合成・動作検証環境をご紹介します。RISC-V命令セット・マイクロアーキテクチャを始め、UART・SPIなとのペリフェラルモデルやAXIバスモデルなとSoC構成要素すべてと、SoCアーキテクチャ自体をRTL合成可能なC++データフロー記述方式(クラス継承・仮想関数・テンプレート等を活用したオブジェクト指向RTL設計)で表現することで、SoC全体のSW検証モデルとHW合成モデルを同一ソースから早期に構築可能になります。


SmartDV

SmartDV は非常に高品質かつ高速な、シミュレーション版および合成可能な検証IPを、幅広く提供しています。

各検証 IPは完全な機能カバレッジを実現するモデルと、コンプライアンス・テスト・スイートが一緒に無償リリースされます。SmartDV は各プロトコルや検証IPに関する高度な専門知識をもつエンジニアによる検証サービスも提供しています。本検証サービスを活用することで、短期間で高度な検証を実施可能です。

シミュレーション版検証IP
MIPI、ネットワー キング、インターコネクト、ストレージ、自動車向け、メモリ、シリアルバス およびディスプレイと多岐に渡る自社製の検証IPを提供しています。これらの検証IPは120名超(2017年5月時点)のエンジニアによって自社開発されたものです。R&Dのエンジニアが直接顧客をサポートするため、検証の生産性を大幅に向上可能です。

SimXL:合成可能な検証IP:SimXL
エミュレータやFPGA上で動作可能な、合成版検証IP(SimXL)を提供しています。SimXLはシミュレーション版と同じソースコードから自動生成されるため、シミュレーション版向けに開発されたシーケンス・ライブラリやテストケースを再利用可能です。


(株)ソシオネクスト

ソシオネクストはASSPからフルカスタムASICまで幅広いラインナップのSoCを提供しています。近年ますます複雑化するSoCに対し、ASSPをベースとした開発による、最適な性能・コスト・納期のカスタムSoCソリューションを推進しています。 今回は、システム開発ソリューションとして、それを支える技術として仮想プロトタイピングとFPGAプロトタイピングによるハイブリッドプロトタイピング事例を紹介します。


東芝情報システム(株)

東芝情報システムは、組込みシステム構築、LSI設計・開発、システムインテグレーション、ヘルスケアの分野で、幅広いソリューションを提供しています。 本フォーラムに協賛しているLSIソリューション事業部は、30年以上にわたって培ってきたシステムLSI設計のノウハウと実績を活かし、お客様に最適なLSIソリューションを提供します。LSI設計(ロジック、アナログ、ミックスドシグナル)の上流工程から下流工程、FPGA開発、LSIの試作品・量産品の供給、EOL品の再生まで、LSI開発のすべてを強力にサポートします。 特に高位設計は他社に先駆けて2002年に導入、抽象度の高い動作レベルでの高位設計手法や高位合成手法に取り組み、現在まで多くの実績をあげています。 また当社はMagillem Design Services社と、ツールの技術サポートに関わる契約を締結しています。同社が提供する、IP-XACTに準拠した開発ツールの導入を検討するお客様に対し、主にSystemCを使った高位設計(ESL)分野でのツール導入時のサポート、導入後の技術サポートを行っています。


日本システムウエア(株)

ModelBaseDesign手法を用いたFPGA開発(予定)


日本ケイデンス・デザイン・システムズ社

ケイデンスはEDAソフトウェア、ハードウェア、IP業界のリーダです。ケイデンスの製品は、人々の生活、仕事、遊びに変革を与える革新的なエレクトロニクス製品の開発を可能にし、お客様の製品がより早くマーケットに出荷するために活用されています。ケイデンスの ”System Design Enablement” 戦略により、モバイル、民生、クラウド/データセンター、車載、航空、IoT、産業向け、など様々なマーケットに向けて開発されるチップ、ボード、システムに至るまでお客様の差別化製品の開発をサポートします。 今年のDesign Solution Forum 2017では、FPGAベース・プロトタイピング検証プラットフォームProtium S1についてご紹介します。 Protium S1 Single-FPGA Board は、早期ソフトウェア開発、高速なシステム検証を可能にする先進の FPGA ベースのプロトタイプ・ソリューションです。 最大容量の Xilinx Virtex UltraScale VU440 FPGA を採用した高速実行可能なシングルFPGA ボードです。ケイデンスの System Development Suite の一部で他のケイデンス検証ソリューション/ツールとの統合を実現しています。


日本シノプシス合同会社


日本リアルインテント(株)

スタティック検証のリーディングプロバイダーとして18年の実績を持つリアルインテント社は、今回以下の製品を中心にご紹介いたします。他社ツールとの違いをぜひブースでお確かめください。

【新製品】
マルチモード非同期検証ツール:Verix CDC

   ・トータルで圧倒的な検証時間の削減が可能
   ・全モードのCDC検証を1回で行い、かつ全モードが集約されたレポートにより、1回のデバッグで全モードを網羅
   ・CDC検証用の制約無しで、簡単安全にサインオフ可能

【新製品】
非同期リセット専用検証ツール:Meridian RDC

   ・ソフトウェアリセットの増加による、Reset Domain Crossing の不具合を検証するツール
   ・擬似エラーの少ない、RDC専用ルールにより、従来ツールでは不可能なRDCエラーを検出しチップフェイルを回避

自動フォーマル検証ツール:Ascent AutoFormal
   ・自動フォーマル検証技術により、テストベンチやアサーション無しに、RTLの機能不具合を検証
   ・根本的なエラーのみをレポートする、独自のスマートレポーティング機能により、デバッグ工数を大幅に削減(レポート量他社比~1/30)

X伝搬検証ツール:Ascent XV
   ・RTL、ネットリスト、それぞれで生じるX伝搬の不整合を独自のプライオリティーレポートにより、システマティックに解決
   ・ネットリストX伝播シミュレーションの短TAT化を図る

他に、Ascent Lint (リントツール)、Meridian CDC (シングルモード非同期検証ツール)の最新版も出展いたします。


日本ワンスピン・ソリューションズ(株)

OneSpin社はエレクトロニクス機器の信頼性に役立つ企業です。

最近では数多くのデジタル機器が生活に入り込んでいます。

スマートフォン、テレビ、車、ウェアラブル機器など、すべてハードウェア上で動作します。高いパフォーマンスの製品に搭載するチップは、迅速に進化し続け、さらに高い信頼性を要求されます。

OneSpin社が必要とされるのはそのためです。

OneSpin社のソフトウェアは、世界の革新的な企業がバグのないデジタルICを作り出すのを手助けします。
最も時間のかかる検証の課題をターゲットとし、エレクトロニクス設計を信頼できるものにすることに焦点を当てた優れた(製品とサービス)ソリューションを提供いたします。

OneSpin社は、半導体開発におけるデジタル設計の形式検証(Formal Verificaion)に特化した技術を保有するEDA(electronic design automation)サプライヤです。

ドイツのミュンヘンに本社を置き、米国カリフォルニア州サンノゼと日本の横浜にオフィスを構えています。 グローバルなサポートネットワークにより、世界中のユーザーに最適な支援が提供されます。


ファラデーテクノロジー日本(株)

ファラデーテクノロジー社は最先端のASIC/SoC、IPベンダで、ファブレスASICベンダとして世界でトップ50社、台湾でトップ10社にランクされています。1993年に設立以来、民生、マルチメディア、ネットワーク及びPC周辺等の広範な応用向けに数億個のASICを出荷し実績を積み重ねてきました。DSF2017では、ファラデー社の技術と実績を御理解いただく為、ASIC/SoCシステム開発の期間短縮をサポートする為 55nm uLPプロセス上で開発された超低消費電力動作のASICを含むIoT向けプラットフォームUranusやIPソリューション、今回は28nmプロセスで開発されたテストチップを含むVBOのデモシステムを展示予定です。    

Uranus(Cortex M3)IoT/携帯機器向けプラットフォーム       
各種IPソリューション:V-by-Oneデモ ファラデー社に関する更に詳しい情報は、下記ウェブサイトを御参照下さい。    http://www.Faraday-tech.com/


(株)プライムゲート

プライムゲートは、ASIC/FPGAの論理設計・検証を主業務としているデザインハウスです。設計/検証の他、仕様検討や第三者検証、ソース解析、コンサルティングも対応しており、高位設計支援サービス(コンサルティング/モデリング)や動作合成を活用した算術演算回路のプロトタイプ作成、HDL/Cソースの設計チェック・資料整備等の実績がございます。映像・通信・制御等の幅広い分野での実績と豊富な経験、技術力を有するエンジニアが多様なニーズにお応えいたします。


ベリフィケーションテクノロジー(株)

弊社では、LSI/ASSP/FPGAの回路検証を専門技術として持ち、受託サービスや自社製品開発へ展開しお客様へ幅広いご提案を行っております。近年では、設計品質・検証品質に対する市場要求が年々高まっていると共に、機能安全規格に準拠した開発フローの見直しや安全性を考慮した設計・検証を行いたいとのご要望が増えており、当社もまた新たな取り組みとしてこのようなお客様のご要求に応えていくために、機能安全の取り組みを昨年より開始致しました。 LSIに対しての機能安全取得要求が増加する背景を踏まえて、VtechのLSIの機能安全関連サービス及び今後の取り組みを紹介します。


(株)ベリフォア

べリフォアは、第三者機能検証を始め、RTL設計やファームウェア・ドライバー開発、FPGA関連やシステム開発まで、お客様のニーズにお応えするソリューションサービスカンパニーです。機能検証に特化しての起業以来、カバレッジドリブン、制約付ランダム検証を始めとする多様な手法に対応した検証サービスには定評があります。そうした実績がお客様からのご要望へとつながり、検証会社品質の設計や品質の高いアウトプット、効果的なツール群の自社開発へと繋がっています。それらがシナジーとなって、また新たな技術や効率化の手法・ツール開発へと取り組んでいます。 開発の現場では、効率化の追求と高い品質の担保という相反する命題をいかに達成するかが大きな課題であると私たちは考えています。こうした課題を一緒に解決することが私たちの喜びでもあります。是非弊社ブースへお越しください。お待ちしています。


メンター・グラフィックス・ジャパン(株)

【Vista仮想プロトタイピングを活用したADAS】
Vistaを活用したADAS(自動駐車)デモをご紹介いたします。自動駐車アルゴリズムがアクセル、ステアリング、ブレーキを制御して所定の場所に駐車します。ECUを仮想化することにより、実際のECU(ルネサス エレクトロニクス製H850使用)で動作するプログラムと駐車アプリケーションを連動させてテストできます。

【Catapult高位合成プラットフォーム/SLEC】
CatapultによるC++/SystemCからの高位合成の生産性と品質の向上の鍵を握る高位検証フローをご紹介いたします。シミュレーション技術に基づくCレベルのカバレッジ機能、RTLサインオフ検証、形式検証技術に基づくCレベルでのDesign Checking、Property Checking、C-to-RTL等価性検証などをご確認いただけます。