10:35
▼
11:15 |
 |
AHCIコアを使ったFPGAの擬似ハードディスク化のすすめ
わさらぼ/イーツリーズ・ジャパン
三好 健文 氏
システムを構築する上でPCとFPGAを連携させる必要は沢山あります。本発表では、FPGAとPCで手軽にデータをやりとりするための方法として、FPGA上に実装したAHCIコントローラを使って、OSにFPGAをディスクとして認識させる手法を紹介します。特定のプログラミングフレームワークに縛られることなく、簡単にデータ授受を行うことができます。AHCIコントローラの実装の概要と、AHCIを汎用インターフェースとして利用したアプリケーション事例を紹介します。
|
| |
 |
11:25
▼
11:45 |
 |
FPGA検証のコツお教えします
～FPGA開発における、効果的なシミュレーション方法とは
ＣＭエンジニアリング（株）
設計・検証サービス部
部長
野村 朋聡 氏
FPGAの大規模化が進み短期間での開発・高品質が求めれれるなか、これからも同じように実機検証だけでFPGA開発が行えますでしょうか？大規模化、複雑化が進んでる今こそシミュレーションの得意を活用して効果的に開発を行うべきではないでしょうか。本セッションでは、シミュレーションの得意を理解していただき、効果的に進める為の検証項目抽出や、機能検証方法をご紹介いたします。
|
| |
|
11:55
▼
12:35 |
 |
ソフトウェア技術者による、HLSを用いたFPGA開発について
（株）システム計画研究所
事業本部 第3事業セグメント
満田 賢一郎 氏
近年、様々なアプリケーションでFPGAを活用した高速化事例が公表され、ソフトウェア技術者の間でFPGAへの関心が高まっています。さらに、各FPGAベンダがHLSツールの提供を本格化したことで、ソフトウェア技術者がFPGA開発を使うことへの障壁も下がってきました。本講演では、Vivado HLSでFPGA開発に入門し、現在は主にSDSoCで開発を行っているソフトウェア技術者の視点から、HLSの魅力やソフトウェア開発との違いについてご紹介いたします。
|
| |
|
12:45
▼
13:05 |
 |
組込みFPGA上のHW/SWを全てCベースで実装 ～SDSoCのご紹介～
ザイリンクス（株）
ツールメソドロジ― アプリケーション部
シニア エンジニア
黒田 成一 氏
SDSoCを使うと、組込みFPGA上で関数の回路化を伴うHW/SW設計を、全てCベースで行えるようになります。ここでは、Zynq/MPSoCをターゲットとするアルゴリズムの高速化に興味を持つ全ての方々に、従来の高位合成ツールであるVivado HLSとの関係を含め、SDSoCによるCベースの設計手法とツールフロー、および昨年からのアップデートをご紹介します。
|
| |
|
13:20
▼
13:40 |
 |
IoT時代の新常識！Juno ARM®とHAPS-80を組み合わせはARMv8ベースのSoC開発環境の決定版♪
日本シノプシス（合）
営業本部 プロダクトソリューション
セールス・マネージャ
遠山 和徳 氏
アーム（株）
応用技術部
シニアマネージャ
中島 理志 氏
ARM社のARMv8プロセッサ開発環境 Juno ARMとシノプシスのHAPS-80システムを接続した統合プロトタイプ環境をご紹介します。IoT機器や車載機器に不可欠なARMv8を用いたSoC設計では、早期にシリコン・バリデーションを行い、リアル・ワールドのI/Oとパフォーマンスを用いたソフトウェア開発に早期着手することが、グローバルマーケットでの開発競争に打ち勝つ重要課題です。OSカーネルやドライバの早期ポーティングを可能とするARM社の環境、短期間でマルチFPGA構成のFPGAプロトタイピングを可能とするシノプシスの環境、業界最高クラスの組合わせがもたらす価値をぜひご確認ください。
|
| |
|
13:50
▼
14:30 |
 |
Pythonによるカスタム可能な高位設計技術
北海道大学
大学院情報科学研究科 情報エレクトロニクス専攻
准教授
高前田 伸也 氏
開発期間の短縮を目的とした高位合成ツールの利用が急速に進んでいます。一方で、ツールがどのような記述に対して、どのような回路を合成するかのルールは、ツールの実装依存であり利用者が変更することはできないため、性能や面積のチューニングを行うのが困難であるという課題が存在します。本講演では、高生産プログラミング言語のPythonを活用した、明示的に回路の合成ルールを組み立てる、新たな高位設計技術を紹介します。
|
| |
|
14:40
▼
15:00 |
 |
デバッグツールVSTARを使用したFPGAトップダウンデバッグ手法
ベリフィケーションテクノロジー（株）
検証製品事業部 コア開発ユニット
ユニットリーダー
羽坂 佳典 氏
FPGAデバッグをどのような手法でおこなっていますか？内部キャプチャや外部へ引き出した信号を波形レベルで追う、従来のデバッグ手法だけで十分でしょうか？ますます大規模化が進むFPGAでは、そのリマッピングのイタレーションだけでなく、IPを始めとするブラックボックス回路の使用増加に伴い、デバッグ工数や期間も増大しています。デバッグ期間短縮のために、昨年ご紹介したVSTARのイベント取得によるFPGAトップダウンデバッグ手法を、解析事例を交えつつご紹介します。
|
| |
|
15:15
▼
15:55 |
 |
ＳＤＳｏＣを使った、C言語によるFPGA開発事例
（有）FPGAインフォメーション
取締役
小山 忠昭 氏
昨年、ザイリンクス社から、ＳＤＳｏＣという、開発ツールが発表されました。ソフトウェア技術者だけで、FPGAを開発できるための開発ツールです。実際に、DNA解析のハードウェア化と自動車の自動運転支援システムに採用した例を紹介、開発効率や実際の動作速度等のご説明をいたします。
|
| |
|
16:05
▼
16:25 |
 |
IoT時代におけるものづくり戦略
（株）ジィーサス
技術統括部
統括部長
藤田 哲也 氏
IoT時代には製品だけでなく設計・製造拠点も”IoTのT (Things)”となる必要がありますが、そのためにはコア技術の抽出とコア以外のオープン化が必須となり、使う側も使われる側も選択肢が増えます。その結果個人や組織はコア技術が問われるだけでなく、選択肢に応じた幅広い知識を必要とします。本講演ではIoT時代のモノづくり戦略について説明するとともに、ジィーサスの持つ熱設計技術の事例について紹介いたします。
|
| |
|
16:35
▼
17:15 |
 |
FPGAコンピューティング
（株）ベクトロジー
代表取締役社長
篠田 義一 氏
FPGAでソフトウェアの一部分を処理する分野として最近、質問や問い合わせがとても増えております。お話ができる範囲で、現在と将来性について考察を述べたいと考えています。
|
| |
|
